A Second-Path Moore’s Law Scaling (2PMLS) Below 10nm to Optimize PPACT- Part I: Inventions on Outside-Gate Structures for Fin/GAA-Transistors and 6T SRAM Cells with Modeling Results

《A Second-Path Moore’s Law Scaling (2PMLS) Below 10nm to Optimize PPACT – Part I》。本篇聚焦于10奈米以下节点的创新途径，深入探讨FinFET与GAA晶体管结构的外闸技术（Outside-Gate Structures），以及6T SRAM单元的设计优化。

JEDEC标准型DRAM

DDR/ DDR2/ DDR3/ DDR4
LPDDR2/ LPDDR4/ SDR

KGDM™
良品裸晶存储器 (Known Good Die Memory)

KGDM™ 良品裸晶记忆体之先驱领导者

• 驱动存储器与系统芯片整合为单一封装

RPC DRAM^®
低接脚数 DRAM (Low Pin Count DRAM)

全球第一颗采用晶圆级晶粒封装 (WLCSP) 之DRAM

• 提供兼具小型化与成本效益的封装选项

同体异质整合加乘 (Monolithic and Heterogeneous Integration, MHI™)

• 将矽和非矽之材料与元件的同体异质整合最佳化
• 创造由奈米硅核心与AI技术支援的Self-Smart微系统